数据搜索系统,热门电子元器件搜索 |
|
ST92163N4G0L 数据表(PDF) 3 Page - STMicroelectronics |
|
ST92163N4G0L 数据表(HTML) 3 Page - STMicroelectronics |
3 / 224 page 3/224 Table of Contents 224 3.4 PRIORITY LEVEL ARBITRATION . . . . . . ... .. ... .. .. ... .. .. ... .. .. .... . . ... .. 48 3.4.1 Priority level 7 (Lowest) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 3.4.2 Maximum depth of nesting . . . . . . ... .. ... .. .. . . . . . . . . . . . . . . .... . . ... .. 48 3.4.3 Simultaneous Interrupts . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 48 3.4.4 Dynamic Priority Level Modification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 3.5 ARBITRATION MODES . . . . . . . . . . . . . . . . . .... . ... .. . . . . .... . . . ... . . . . . . . . . . 49 3.5.1 Concurrent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 3.5.2 Nested Mode . . . . . . .... . ... .. . . ... ... . ... .. . . ... .. . . ... . ... .. .. ... 52 3.6 EXTERNAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 54 3.7 MANAGEMENT OF WAKE-UP LINES AND EXTERNAL INTERRUPT LINES . .... . ... 56 3.8 TOP LEVEL INTERRUPT . . . . . . . . . . . . . . . . . .... ... . . . . . . . . . . . . . . . . . . . . ... .. 57 3.9 ON-CHIP PERIPHERAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . ... .. 57 3.10 INTERRUPT RESPONSE TIME . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 58 3.11 INTERRUPT REGISTERS . . .... . ... .. . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 59 3.12 WAKE-UP / INTERRUPT LINES MANAGEMENT UNIT (WUIMU) . . . . . . . . . . . . . . . . . . 63 3.12.1 Introduction . . . . . . . . . . . . . . . . . . ... . . . . ... .. ... .. .. ... .. . ... .. . . ... . . 63 3.12.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... 63 3.12.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 3.12.4 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... .. . . ... 66 3.12.5 Register Description . .... . . . . . . . . ... ... . . . . . . . . ... .. .. ... . . . .... . ... 67 4 ON-CHIP DIRECT MEMORY ACCESS (DMA) . . . . . . . ... . . . . . . . . . .... ... . . . . . . . . . . . . 70 4.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 70 4.2 DMA PRIORITY LEVELS . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . .... 70 4.3 DMA TRANSACTIONS . . . . . . . . . . . . . . ... .. ... .. .. ... .. .. ... .. .. .... . . ... .. 71 4.4 DMA CYCLE TIME . . . . . . . . . . . . . . . .... . ... .. .. .. . . . . . . . . . . . . ... . . . .... . ... 73 4.5 SWAP MODE . . . . . . . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . .... 73 4.6 DMA REGISTERS . . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 74 5 RESET AND CLOCK CONTROL UNIT (RCCU) . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 75 5.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 75 5.2 CLOCK CONTROL UNIT . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 75 5.2.1 Clock Control Unit Overview . . . . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 75 5.3 CLOCK MANAGEMENT . . . . . . . . . . . . . ... . . . . ... .. ... .. .. ... .. . ... .. . . ... . . 77 5.3.1 PLL Clock Multiplier Programming . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 78 5.3.2 CPU Clock Prescaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 5.3.3 Peripheral Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 5.3.4 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... 79 5.3.5 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... .. . . . . . . . . . . 79 5.4 CLOCK CONTROL REGISTERS . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 81 5.5 OSCILLATOR CHARACTERISTICS . . . . . . . . . . . .... . . ... . . . . ... .. ... .. .. ... .. 85 5.6 RESET/STOP MANAGER . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 86 5.6.1 Reset Pin Timing . . . .... . ... .. . . . . .... . ... .. . . ... .. . . . . . . ... .. . . ... 87 5.7 STOP MODE . . . . . . . . . . . . . . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. . ... .. . . ... .. 87 5.8 LOW VOLTAGE DETECTOR (LVD) RESET . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 88 |
类似零件编号 - ST92163N4G0L |
|
类似说明 - ST92163N4G0L |
|
|
链接网址 |
隐私政策 |
ALLDATASHEETCN.COM |
ALLDATASHEET是否为您带来帮助? [ DONATE ] |
关于 Alldatasheet | 广告服务 | 联系我们 | 隐私政策 | 链接交换 | 制造商名单 All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |