Philips Semiconductors

Product specification

FB2031

9-bit latched/registered/pass-thru Futurebus+ transceiver

1995 May 25

5

LOGIC DIAGRAM

Decode

Out

In

46

45

OEB0

OEB1

47

OEA

14

A8

DQ

Clk

24

B8

38

18

LCAB

20

SEL0

28

30

32

34

36

BTL

TMS

TCK

TDI

TDO

42

44

22

21

(JTAG Boundary Scan pins)

LOGIC GND

=

1, 3, 5, 7, 9, 11, 13, 51

BUS GND

=

25, 27, 29, 31, 33, 35, 37, 39, 41

BIAS V

=

48

VCC

=

23, 43, 49

BG VCC

=17

BG GND

=

19

DQ

E

MUX

A

⇒ B

QD

MUX

A

⇒ B

26

B7

12

A7

MUX

A

⇐ B

52

10

8

6

4

2

TTL

A1

MUX

A

⇒ B

MUX

A

⇐ B

B1

40

50

MUX

A

⇒ B

MUX

A

⇐ B

B0

DQ

Clk

DQ

E

DQ

Clk

DQ

E

D

Q

Clk

D

Q

E

D

Q

Clk

D

Q

E

D

Q

E

DQ

E

DQ

Clk

D

Q

Clk

D

Q

E

15

SEL1

16

LCBA

D

Q

Clk

MUX

A

⇐ B

A0

SG00061